- 曙海教育集團論壇 (http://m.hufushizhe.com/bbs/index.asp)
-- FPGA初中級 (http://m.hufushizhe.com/bbs/list.asp?boardid=25)
---- 基于高速FPGA的PCB設計技術的研究 (http://m.hufushizhe.com/bbs/dispbbs.asp?boardid=25&id=1510)
-- 發(fā)布時間：2010-11-19 11:19:04
-- 基于高速FPGA的PCB設計技術的研究
另一個確定PCB的實際性能是否符合預期的重要方面需要通過增加去耦和旁路電容進行控制。增加去耦電容器有助于減小PCB的電源與地平面之間的電感，并有助于控制PCB上各處的信號和IC的阻抗。旁路電容有助于為FPGA提供一個干凈的電源(提供一個電荷庫)。傳統(tǒng)規(guī)則是在方便PCB布線的任何地方都應布置去耦電容，并且FPGA電源引腳的數(shù)量決定了去耦電容的數(shù)量。但是，F(xiàn)PGA的超高開關速度徹底打破了這種陳規(guī)。
在典型的FPGA板設計中，最靠近電源的電容為負載的電流變化提供頻率補償。為了提供低頻濾波并防止電源電壓下降，要使用大的去耦電容。電壓下降是由于設計電路啟動時穩(wěn)壓器的響應有所滯后。這種大電容通常是低頻響應較好的電解電容，其頻率響應范圍從直流到幾百kHz。
每個FPGA輸出變化都要求對信號線充電和放電，這需要能量。旁路電容的功能是在寬頻率范圍內(nèi)提供局部能量存儲。另外，還需要串聯(lián)電感很小的小電容來為高頻瞬變提供高速電流。而反應慢的大電容在高頻電容器能量消耗掉以后繼續(xù)提供電流。
電源總線上大量的電流瞬變增加了FPGA設計的復雜性。這種電流瞬變通常與SSO/SSN有關。插入電感非常小的電容器將提供局部高頻能量，可用來消除電源總線上的開關電流噪聲。這種防止高頻電流進入器件電源的去耦電容必須非常靠近FPGA(小于1cm)。有時會將許多小電容并聯(lián)到一起作為器件的局部能量存儲，并快速響應電流的變化需求。
總的來說，去耦電容的布線應該絕對的短，包括過孔中的垂直距離。即便是增加一點點也會增加導線的電感，從而降低去耦的效果。
圖3-典型的PCB疊層和設計要素(注意BGA焊盤要偏離于過孔)
其他技術
隨著信號速度的提高，要在電路板上輕松地傳輸數(shù)據(jù)變得日益困難。可以利用其他一些技術來進一步提升PCB的性能。
首先也是最明顯的方法就是簡單的器件布局。為最關鍵的連接設計最短和最直接的路徑已經(jīng)是常識了，但不要低估了這一點。既然最簡單的策略可以得到最好的效果，何必還要費力去調(diào)整板上的信號呢？
幾乎同樣簡要的方法是要考慮信號線的寬度。當數(shù)據(jù)率高達622MHz甚至更高時，信號傳導的趨膚效應變得越發(fā)突出。當距離較長時，PCB上很細的走線(比如4個或5個mil)將對信號形成很大的衰減，就像一個沒有設計好的具有衰減的低通濾波器一樣，其衰減隨頻率增加而增加。背板越長，頻率越高，信號線的寬度應越寬。對于長度大于20英寸的背板走線，線寬應該達到10或12mil。
通常， 板子上最關鍵的信號是時鐘信號。當時鐘線設計得太長或不好的話，就會為下游放大抖動和偏移，尤其是速度增加的時候。應該避免使用多個層來傳輸時鐘，并且不要在時鐘線上有過孔，因為過孔將增加阻抗變化和反射。如果必須用內(nèi)層來布設時鐘，那么上下層應該使用地平面來減小延遲。當設計采用FPGA PLL時，電源平面上的噪聲會增加PLL抖動。如果這一點很關鍵，可以為PLL創(chuàng)建一個“電源島”，這種島可以利用金屬平面中的較厚蝕刻來實現(xiàn)PLL模擬電源和數(shù)字電源的隔離。
對于速率超過2Gbps的信號，必須考慮成本更高的解決方案。在這么高的頻率下，背板厚度和過孔設計對信號的完整性影響很大。背板厚度不超過0.200英寸時效果較好。當PCB上為高速信號時，層數(shù)應盡可能少，這樣可以限制過孔的數(shù)量。在厚板中，連接信號層的過孔較長，將形成信號路徑上的傳輸線分支。采用埋孔可以解決該問題，但制造成本很高。另一種選擇是選用低耗損的介電材料，例如Rogers 4350, GETEK或ARLON。這些材料與FR4材料相比其成本可能接近翻倍，但有時這是唯一的選擇。
還有其他一些用于FPGA的設計技術，它們可以提供I/O位置的一些選擇。在關鍵的高速SERDES設計中，可以通過保留(但不用)相鄰的I/O引腳來隔離SERDES I/O。例如，相對于SERDES Rx和Tx, VCCRX# 和 VCCTX#以及球位置，可以保留3x3 或5x5 BGA 球區(qū)域。或者如果可能的話，可以保留靠近SERDES的整個I/O組。如果設計中沒有I/O限制，這些技術能夠帶來好處，而且不會增加成本。
最后，也是最好的方法之一是參考FPGA制造商提供的參考板。絕大部分制造商會提供參考板的源版圖信息，雖然由于私有信息問題可能需要特別申請。這些電路板通常包含標準的高速I/O接口，因為FPGA制造商在表征和認證他們的器件時需要用到這些接口。不過要記住，這些電路板通常是為多種用途設計的，不見得與特定的設計需求剛好匹配。雖然這樣， 它們?nèi)钥梢宰鳛閯?chuàng)建解決方案的起點。
本文小結(jié)
當然，本文只談及了一些基本的概念。這里所涉及的任何一個主題都可以用整本書的篇幅來討論。關鍵是要在為PCB版圖設計投入大量時間和精力之前搞清楚目標是什么。一旦完成了版圖設計，重新設計就會耗費大量的時間和金錢，即便是對走線的寬度作略微的調(diào)整。不能依賴PCB版圖工程師做出能夠滿足實際需求的設計來。原理圖設計師要一直提供指導，作出精明的選擇，并為解決方案的成功負起責任。