- 曙海教育集團論壇 (http://m.hufushizhe.com/bbs/index.asp)
-- Allegro Cadence PCB設計 (http://m.hufushizhe.com/bbs/list.asp?boardid=42)
---- 高速串行差分信號的PCB設計與仿真 (http://m.hufushizhe.com/bbs/dispbbs.asp?boardid=42&id=1884)
-- 發布時間：2010-11-30 9:30:43
-- 高速串行差分信號的PCB設計與仿真
關鍵詞：LVDS，PCB設計，仿真，信號完整性
一、
前言隨著近幾年對速率的要求快速提高，新的總線協議不斷的提出更高的速率。傳統的總線協議已經不能夠滿足要求了。串行總線由于更好的抗干擾性，和更少的信號線，更高的速率獲得了眾多設計者的青睞。而串行總線又尤以差分信號的方式為最多。而在我們的項目中的PCI- Express串行信號線正采用了LVDS技術。所以以下的敘述中都以串行信號中LVDS信號為代表講述。 二、
串行LVDS信號的PCB設計1.
差分信號的概念和優點差分信號（Differential Signal）在高速電路設計中的應用越來越廣泛，電路中最關鍵的信號往往都要采用差分結構設計。何為差分信號？通俗地說，就是驅動端發送兩個等值、反相的信號，接收端通過比較這兩個電壓的差值來判斷邏輯狀態“0”還是“1”，而承載差分信號的那一對走線就稱為差分走線。差分信號與普通的單端信號走線相比，最明顯的優勢體現在以下三個方面：（1）抗干擾能力強。因為兩根差分走線之間的耦合很好，當外界存在噪聲干擾時，幾乎是同時被耦合到兩條線上，而接收端關心的只是兩信號的差值，所以外界的共模噪聲可以被完全抵消。（2）能有效抑制EMI。由于兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消。耦合的越緊密，互相抵消的磁力線就越多。泄露到外界的電磁能量越少。（3）時序定位精確。由于差分信號的開關變化是位于兩個信號的交點，而不像普通單端信號依靠高低兩個閥值電壓判斷，因而受工藝，溫度的影響小，能降低時序上的誤差，同時也更適合于低幅度信號的電路。目前流行的LVDS（low voltage differential signaling）就是指這種小振幅差分信號技術。 2.
LVDS信號在PCB上的設計要點LVDS信號被廣泛應用于計算機、通信以及消費電子領域，并被以PCI-Express為代表的第三代I/O標準中采用，而在我們的項目中PCI-Express信號正是采用的是LVDS信號。LVDS信號不僅是差分信號，而且還是高速數字信號。因此LVDS傳輸媒質不管使用的是PCB線還是電纜，都必須采取措施防止信號在媒質終端發生反射，同時應減少電磁干擾以保證信號的完整性。只要我們在布線時考慮到以上這些要素，設計高速差分線路板并不很困難。下面簡要介紹LVDS信號在PCB上的設計要點：
2.1布成多層板有LVDS信號的電路板一般都要布成多層板。由于LVDS信號屬于高速信號，與其相鄰的層應為地層，對LVDS信號進行屏蔽防止干擾。對于密度不是很大的板子，在物理空間條件允許的情況下，最好將LVDS信號與其它信號分別放在不同的層。例如，在四層板中，通常可以按以下進行布層：LVDS信號層、地層、電源層、其它信號層。
2.2 LVDS信號阻抗計算與控制。LVDS信號的電壓擺幅只有350mV,適于電流驅動的差分信號方式工作。為了確保信號在傳輸線當中傳播時不受反射信號的影響，LVDS信號要求傳輸線阻抗受控，通常差分阻抗為100 +/-10Ω。阻抗控制的好壞直接影響信號完整性及延遲。如何對其進行阻抗控制呢？（1）確定走線模式、參數及阻抗計算。LVDS分外層微帶線差分模式和內層帶狀線差分模式。阻抗可以通過合理設置參數，利用相關軟件計算得出。通過計算，阻抗值與絕緣層厚度成正比，與介電常數、導線的厚度及寬度成反比。（2）走平行等距線及緊耦合原則。確定走線線寬及間距后，在走線時嚴格按照計算出的線寬和間距，兩線的間距要一直保持不變，也就是要保持平行（可以放圖）。同時在計算線寬和間距時最好遵守緊耦合的原則，也就是差分對線間距小于或等于線寬。當兩條差分信號線距離很近時，電流傳輸方向相反，其磁場相互抵消，電場相互耦合，電磁輻射也要小得多。而且要兩條線走在同一層，避免分層走線。因為在PCB板的實際加工過程中，由于層疊之間的層壓對精確度大大低于同層蝕刻精度，以及層壓過程中的介質流失，不能保證差分線的間距等于層間介質厚度，會造成層間差分對的差分阻抗變化。(3)走短線、直線。為確保信號的質量，LVDS差分對走線應該盡可能地短而直，減少布線中的過孔數，避免差分對布線太長，出現太多的拐彎，拐彎處盡量用45°或弧線，避免90°拐彎。
2.3不同差分線對間處理LVDS對走線方式的選擇沒有限制，微帶線和和帶狀線均可，但是必須注意要有良好的參考平面。對不同差分線之間的間距要求間隔不能太小，至少應大于3-5倍差分線間距。必要時在不同差分線對之間加地孔隔離以防止相互間的串擾。LVDS信號盡量遠離其它信號。LVDS差分信號不可以跨平面分割。盡管兩根差分信號互為回流路徑，跨分割不會割斷信號的回流，但是跨分割部分的傳輸線會因為缺少參考平面而導致阻抗的不連續（如圖所示，其中GND1、GND2為LVDS相鄰的地平面）。
圖1：差分對線
接收端的匹配電阻的布局。對接收端的匹配電阻到接收管腳的距離要盡量靠近。同時匹配電阻的精度要控制。對于點到點的拓撲，走線的阻抗通常控制在100Ω,但匹配電阻可以根據實際的情況進行調整。電阻的精確度最好是1％-2％。因為根據經驗，10％的阻抗不匹配就會產生5％的反射。 三、串行LVDS信號的仿真分析以上分析了LVDS信號設計時必須注意的事項，雖然在PCB設計的時候一般都會遵守以上的規則進行，但是為了能夠提高設計的正確性和準確行必須對PCB進行信號完整行仿真，通過仿真得到信號的串擾、延時、反射和眼圖波形，從而達到設計即正確的目標。信號完整性問題的仿真流程是先建立元器件的仿真模型，然后進行前仿真確定布線過程的參數和約束條件，物理實現階段按照約束條件進行設計，最后進行后仿真，驗證設計是否滿足設計要求。在整個流程中模型的精確性直接影響仿真的結果，而在前仿真和后仿真階段用到的仿真分析方法對于仿真結果同樣至關重要，而在本設計中采用了精確度較高的spice模型。下面結合實際的項目來說明仿真在本設計的實施過程。 3.1.
PCB疊層設置由上面的分析知道，PCB板的疊層設置和信號的耦合以及阻抗計算都有著密切的關系，所以在開始PCB設計之前必須進行疊層設計，然后進行信號的阻抗計算。在本設計中的疊層設計見下圖：
圖2：疊層設計
由于PCB密度較高，本設計采用10層板的疊層結構，經過合理的安排疊層厚度，通過allegro計算，表面微帶和內層帶狀線的差分線在線寬6㏕線間距6㏕時，阻抗理論計算值分別為100.1和98.8Ω。符合阻抗控制要求。 3.2.
設置直流電壓值這一步驟主要是為某些特定的網絡（一般是電源地等）指定其直流電壓值，確定DC電壓加在網絡上，執行EMI仿真需要確定一個或多個電壓源管腳，這些電壓值包涵了模型在仿真過程中使用的參考電壓信息。 3.3.
器件設置
在allegro仿真的時候allegro會把器件分成三大類：IC、連接器和分立器件（電阻電容等），allegro會依據器件類型來給器件的管腳分配仿真屬性，分立器件和連接器的管腳屬性為UPSPEC，而IC的管腳屬性可以為IN、OUT和BI等。
3.4.
模型分配
在板級高速PCB仿真過程中主要用要的模型有器件模型和傳輸線模型。器件模型一般是由器件生產廠家提供的。在高速串行信號中，我們采用的是精度更高的SPICE模型來進行仿真分析。傳輸線模型則是通過仿真軟件建模形成的。信號在傳輸時，傳輸線會使得信號完整性問題突出，因此仿真軟件對傳輸線精確建模的能力直接影響仿真結果。
圖3：差分對線模型b:帶狀線
c: 微帶線
而信號路徑和返回路徑所在的傳輸線不可能是理想的導體，因此它們都有有限的電阻，電阻的大小由傳輸線的長度和橫截面積決定。任何傳輸線都可以劃分為一系列串接線段。同樣的在傳輸線之間的介質也不可能是理想的絕緣體，漏電流總是存在的。實際的傳輸線模型由無數個短線段組成，短線段的長度趨于零。
關于傳輸線的模型是allegro自動分配的。仿真的時候主要是分配器件模型。 3.5.
SI檢查SI Audit功能是用來檢查某一個特殊的網絡或者一群網絡是否能夠被提取出來進行分析，一般就是設置我們需要關注的高速網絡，本設計主要關注LVDS串行信號。 3.6.
提取網絡拓撲從PCB中提取待關注信號的拓撲結構，一般包括驅動端和接收端，以及傳輸線和相關的匹配電阻電容等，可以從拓撲結構中看出該網絡經過那些路徑，那些會對信號的傳輸造成影響。本文僅以其中一個信號的網絡拓撲圖為例：
如圖4所示：
圖：4 差分對線的網絡拓撲 3.7.
查看波形以上的相關步驟設置好以后就可以進行仿真了，allegro可以進行信號的反射仿真、串擾仿真，差分線還要進行眼圖分析。當然仿真也分前仿真和后仿真，在利用allegro進行PCB設計的時候還需要結合仿真的結果實時的對設計進行修改以達到符合要求的目的。由于仿真過程復雜，步驟繁瑣，在此不一一進行描述， 差分對的布線有兩點要注意，一是兩條線的長度要盡量一樣長，等長是為了保證兩個差分信號時刻保持相反極性，減少共模分量。另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線走在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side 實現的方式較多。等距則主要是為了保證兩者差分阻抗一致，減少反射。對差分對的布線方式應該要適當的靠近且平行。所謂適當的靠近是因為這間距會影響到差分阻抗(differential impedance)的值, 此值是設計差分對的重要參數。需要平行也是因為要保持差分阻抗的一致性。若兩線忽遠忽近, 差分阻抗就會不一致, 就會影響信號完整性(signal integrity)及時間延遲(timing delay)。從仿真的S參數曲線圖可以分析差分對的差分阻抗(differential impedance)，以及信號完整性。下面給出本設計中的關鍵信號仿真波形以供加以說明。
從仿真圖例圖5看到，S11在0-3.0GHz 的頻域范圍內其最劣化的指標為：-16.770db以下 ,S22（粉紅色的曲線）也不劣于-17db。 這說明該差分對的差分阻抗(differential impedance)接近設計指標，信號完整性得到了保證。