． 緒言

       自1985年Xilinx公司推出第一片現(xiàn)場可編程邏輯器件（FPGA）至今,FPGA已經(jīng)歷了十幾年的發(fā)展歷史。在這十幾年的發(fā)展過程中,以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)取得了驚人的發(fā)展：現(xiàn)場可編程邏輯器件從最初的1200個(gè)可利用門,發(fā)展到90年代的25萬個(gè)可利用門,乃至當(dāng)新世紀(jì)來臨之即,國際上現(xiàn)場可編程邏輯器件的著名廠商Altera公司、Xilinx公司又陸續(xù)推出了數(shù)百萬門的單片F(xiàn)PGA芯片,將現(xiàn)場可編程器件的集成度提高到一個(gè)新的水平。縱觀現(xiàn)場可編程邏輯器件的發(fā)展歷史,其之所以具有巨大的市場吸引力,根本在于：FPGA不僅可以解決電子系統(tǒng)小型化、低功耗、高可靠性等問題,而且其開發(fā)周期短、開發(fā)軟件投入少、芯片價(jià)格不斷降低,促使FPGA越來越多地取代了ASIC的市場,特別是對小批量、多品種的產(chǎn)品需求,使FPGA成為首選。

       目前,FPGA的主要發(fā)展動(dòng)向是：隨著大規(guī)模現(xiàn)場可編程邏輯器件的發(fā)展,系統(tǒng)設(shè)計(jì)進(jìn)入"片上可編程系統(tǒng)"（SOPC）的新紀(jì)元;芯片朝著高密度、低壓、低功耗方向挺進(jìn);國際各大公司都在積極擴(kuò)充其IP庫,以優(yōu)化的資源更好的滿足用戶的需求,擴(kuò)大市場;特別是引人注目的所謂FPGA動(dòng)態(tài)可重構(gòu)技術(shù)的開拓,將推動(dòng)數(shù)字系統(tǒng)設(shè)計(jì)觀念的巨大轉(zhuǎn)變。

       二． Xilinx公司研制開發(fā)的FPGA系列產(chǎn)品的主要特征

       Xilinx公司自發(fā)明FPGA以來,就不斷的推出新器件和開發(fā)工具,力求芯片的速度更高、功耗更低。在其新近開發(fā)的產(chǎn)品中,Xilinx重新定義了未來的可編程邏輯,為用戶提供2.5v,3.3v和5v可編程邏輯系列選擇,并利用先進(jìn)的0.18-、0.22-、0.25-、0.35um工藝技術(shù)生產(chǎn)出低成本、高性能的可編程邏輯產(chǎn)品。主要推出了Virtex系列和SpantanTM系列的FPGA。Virtex系列突破了傳統(tǒng)FPGA密度和性能限制,使 FPGA不僅僅是邏輯模塊,而成為一種系統(tǒng)元件（如圖一所示）。 而SpantanTM系列為替代ASIC的大容量FPGA樹立了一個(gè)新的低成本標(biāo)準(zhǔn)。

圖1 Virtex系列使FPGA從連接邏輯提升至系統(tǒng)的核心部件

       Virtex 系列FPGA集成了許多滿足系統(tǒng)級設(shè)計(jì)要求的新性能,具有獨(dú)特的結(jié)構(gòu)特點(diǎn)如圖2。整個(gè)Virtex系列由九種器件組成,系統(tǒng)門數(shù)從5萬到100萬門（1,728到27,648個(gè)邏輯單元）;提供給用戶的I/O引腳數(shù)最多超過500個(gè);采用多種封裝形式,包括先進(jìn)的1.0mm FinePitchTMBGA和0.8mm芯片封裝;采用5層金屬的0.22微米CMOS工藝,實(shí)現(xiàn)5V容差的I/O接口;借助于優(yōu)選的時(shí)序驅(qū)動(dòng)的布局和布線工具,在400MHz的PⅡCPU上,編譯速度可達(dá)20萬門/秒。 

圖2 Virtex系列的內(nèi)部結(jié)構(gòu)

       Virtex系統(tǒng)的獨(dú)特結(jié)構(gòu)使它具有以下一些重要性能：
       ●擁有四重?cái)?shù)字化延時(shí)鎖定電路（DLL）,用于內(nèi)外時(shí)鐘同步;使芯片到芯片間的通訊速度達(dá)到200MHz;所有器件從時(shí)鐘到輸出的延時(shí)均小于3ns;時(shí)鐘可倍頻和分頻,可進(jìn)行00,900,1800,2700相移。
       ●各種密度產(chǎn)品均設(shè)置向量式互連,使布線快速可預(yù)測,與內(nèi)核配合良好。
       ●Virtex支持3級存儲。它的SelectRAM+存儲層為字節(jié)級（分布式存儲）、千字節(jié)級（塊存儲）和兆字節(jié)級（與外部DRAM和SRAM的SSTL3接口）存儲塊提供很高的頻寬。
       ●采用SelectI/OTM技術(shù),同時(shí)支持多種電壓和信號標(biāo)準(zhǔn)。
       ●兼容66MHz/64比特PCI和Compact PCI。

       在推出Virtex FPGA之后不到一年,Xilinx又推出了Virtex-E系列

產(chǎn)品,其性能和密度可與ASIC匹敵。Virtex-E系列產(chǎn)品的主要特點(diǎn)是：擁有 320萬個(gè)系統(tǒng)門;832k位的真雙端口內(nèi)部塊狀RAM;8個(gè)DLL并支持超過20種不同的信號標(biāo)準(zhǔn),包括LVDS、Bus LVDS以及LVPECL;采用0.18um工藝制造,在單個(gè)器件上實(shí)現(xiàn)了2.1億個(gè)晶體管的密度。總之,Virtex和Virtex-E 系列不僅將FPGA性能推向一個(gè)新層面,還解決了向系統(tǒng)集成的挑戰(zhàn)。

       Xilinx產(chǎn)品的另一個(gè)發(fā)展方向是實(shí)現(xiàn)可編程邏輯器件在大批量生產(chǎn)中的應(yīng)用,所以對成本要求更高。Spartan系列是以XC4000系列結(jié)構(gòu)為基礎(chǔ),并結(jié)合了片上RAM 、強(qiáng)大的IP庫支持和大容量、低價(jià)格的特點(diǎn),使其可在大批量生產(chǎn)中替代ASIC。

       Spartan系列的主要特點(diǎn)是：系統(tǒng)門數(shù)可達(dá)40,000門;靈活的片上存儲器,分布式和塊存儲器;4個(gè)數(shù)字延遲鎖相環(huán),有效的芯片級/板級時(shí)鐘管理;Select I/O技術(shù)保證同所有主要總線標(biāo)準(zhǔn)如HSTL、GTL、SSTL等的接口;具有功率管理（睡眠模式）。

       三． Altera公司研制開發(fā)的FPGA系列產(chǎn)品的主要特征

       Altera公司自從事FPGA的開發(fā)研制以來,不斷的進(jìn)行技術(shù)創(chuàng)新,研制開發(fā)新產(chǎn)品。該公司的基于CMOS的現(xiàn)場可編程邏輯器件同樣具有高速、高密度、低功耗的特點(diǎn)。近期,Altera公司主要有四個(gè)品種系列：膠合（glue）邏輯類的MAX,低價(jià)位的ACEX系列、高速FLEX系列、高密度的APEX 系列。

       Altera 公司針對通信市場推出的新型低成本器件--ACEX系列（以前的名稱是ACE）。該系列的主要特點(diǎn)為：密度范圍從1萬到10萬門（56,000到 257,000系統(tǒng)門）;配備鎖相環(huán)（PLL）,與64位、66MHZ的PCI兼容;產(chǎn)品系列從原1.8v擴(kuò)展至2.5v;提供系統(tǒng)速度超過115MHZ 的高性能。

       Altera公司還對FPGA的結(jié)構(gòu)進(jìn)行優(yōu)化,提供更多的嵌入式RAM。新近推出的FLEX 10KE系列器件是以前的FLEX 10K系列器件的增強(qiáng)型,該系列在結(jié)構(gòu)上采用了與FLEX 10K系列相同的邏輯塊,但片內(nèi)嵌入式RAM是FLEX 10K系列的兩倍,而且增加了一個(gè)雙端口RAM,這對通信應(yīng)用來說是一個(gè)重要的優(yōu)勢所在。Altera公司預(yù)計(jì)該系列器件可用于66MHZ的工作頻率,密度范圍為3萬~25萬門,能夠用于66MHZ的PCI和通信應(yīng)用。

       Altera 公司的高密度APEX 20KE系列器件,其主要特點(diǎn)是：真正實(shí)現(xiàn)了的低壓差信號（low-voltage differential signaling, LVDS）通道,并提供840兆比特的數(shù)據(jù)傳輸率。在APEX 20KE系列中的鎖相環(huán)（PLL）可以提供多種LVDS。設(shè)計(jì)者可以在1×,4×,7×和8×數(shù)據(jù)傳輸模式中實(shí)現(xiàn)LVDS I/O標(biāo)準(zhǔn)。APEX 20KE LVDS界面如圖3所示。 

 圖3 APEX 20KE LVDS界面

       另一方面,隨著現(xiàn)場可編程邏輯器件越來越高的集成度,加上對不斷出現(xiàn)的I/O標(biāo)準(zhǔn)、嵌入功能、高級時(shí)鐘管理的支持,使得設(shè)計(jì)人員開始利用現(xiàn)場可編程邏輯器件來進(jìn)行系統(tǒng)級的片上設(shè)計(jì)。Altera公司目前正積極倡導(dǎo)SOPC（System on a Progrmmable Chip,系統(tǒng)可編程芯片）。

       "片上可編程系統(tǒng)"（SOPC）得到迅速發(fā)展,主要有以下幾個(gè)原因：

       1． 密度在100萬門以上的現(xiàn)場可編程邏輯芯片已經(jīng)面市;
       2． 第4代現(xiàn)場可編程邏輯器件的開發(fā)工具已經(jīng)成形,可對數(shù)量更多的門電路進(jìn)行更快速的分析和編譯,并可使多名設(shè)計(jì)人員以項(xiàng)目組的方式同步工作; 
       3．

知識產(chǎn)權(quán)（IP）得到重視,越來越多的設(shè)計(jì)人員以"設(shè)計(jì)重用"的方式對現(xiàn)有軟件代碼加以充分利用,從而提高他們的設(shè)計(jì)效率并縮短上市時(shí)間;
       4． 由于連接延遲時(shí)間的縮短,片上可編程系統(tǒng)（SOPC）能夠提供增強(qiáng)的性能,而且由于封裝體積的減小,產(chǎn)品尺寸也減少了。

       Altera公司為了實(shí)現(xiàn)SOPC的設(shè)計(jì),不僅研制開發(fā)出新器件,而且還研制出新的開發(fā)工具對這些新器件提供支持,并且與新芯片及軟件相配合的是帶知識產(chǎn)權(quán)的系統(tǒng)級設(shè)計(jì)模塊解決方案,它們的參數(shù)可由用戶自己定義。芯片、軟件及知識產(chǎn)權(quán)功能集構(gòu)成了Altera完整的可編程解決SOPC方案--- Excalibur解決方案,如圖4給出了利用這一方案實(shí)現(xiàn)SOPC的流程圖。

 圖4 簡化的SOPC設(shè)計(jì)流程圖

       四．Actel公司研制開發(fā)的FPGA系列產(chǎn)品的主要特征

       Actel公司一直是世界反熔絲技術(shù)FPGA的領(lǐng)先供應(yīng)商,主要有兩大系列的反熔絲FPGA產(chǎn)品--SX-A 系列和MX高速系列。SX-A系列FPGA的主要特點(diǎn)是功耗低、在接上了所有內(nèi)部寄存器之后,200MHZ運(yùn)行時(shí)的功耗不到1w,而且價(jià)格也較為低廉、并擁有良好的性能。

       SX -A（0.22/0.25um）和SX (0.35um) FPGA系列可以提供12,000到108,000個(gè)可用門;64-bit,66MHZ的PCI;330MHZ的內(nèi)部時(shí)鐘頻率,4ns的時(shí)鐘延遲,它的輸入設(shè)置時(shí)間小于0.6ns,不需要逐步鎖定的循環(huán)指令;可提供2.5v,3.3v和5v的電壓。這就使FPGA能夠具有一些以前無法實(shí)現(xiàn)的功能,使設(shè)計(jì)者能夠把多個(gè)高性能的CPLD壓縮到一片F(xiàn)PGA中,大大降低了功耗,節(jié)省了電路板空間,減少了費(fèi)用。

       另一方面,眾所周知采用反熔絲技術(shù)的FPGA盡管具有許多優(yōu)點(diǎn),但是卻有一個(gè)致命的弱點(diǎn),即只能進(jìn)行一次性編程。這就為大規(guī)模FPGA產(chǎn)品的開發(fā)帶來了許多不便。為了彌補(bǔ)這一不足,近年來,Altel公司也在積極開發(fā)其它結(jié)構(gòu)類型的FPGA產(chǎn)品。最具代表的是其新近推出了一種非易失性、可重新編程的門陣列 -ProASIC FPGAs。該系列產(chǎn)品集于高密度、低功耗、非易失性和可重新編程于一身。ProASIC FPGAs的主要特點(diǎn)是：提供98,000到110,000個(gè)可用門;內(nèi)嵌擁有FIFO控制邏輯的兩端口SRAM（容量達(dá)到138,000比特）;提供大于200MHZ的內(nèi)部時(shí)鐘頻率;該系列產(chǎn)品的功耗僅是基于SRAM的FPGA產(chǎn)品的1/3到1/2（如圖5所示）。

圖5 ProASIC與SRAM FPGA在相同頻率下功耗的比較

       五．技術(shù)發(fā)展分析。

       從以上對Xilinx、Altera和Actel三家公司各自開發(fā)產(chǎn)品特征的介紹,我們可以看出2000年以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)發(fā)展的一些新動(dòng)向,歸納起來有以下幾點(diǎn)：

       ⑴ 深亞微米技術(shù)的發(fā)展正在推動(dòng)了片上系統(tǒng)（SOPC）的發(fā)展。越來越多的復(fù)雜IC需要利用SOPC技術(shù)來制造。而SOPC要利用深亞微米技術(shù)才能實(shí)現(xiàn)。隨著深亞微米技術(shù)的發(fā)展,使SOPC的實(shí)現(xiàn)成為可能。與以往的芯片設(shè)計(jì)不同,SOPC需要對設(shè)計(jì)IC和在產(chǎn)品中實(shí)現(xiàn)的方法進(jìn)行根本的重新評價(jià)。

       新的SOPC世界要求一種著重于快速投放市場的,具有可重構(gòu)性、高效自動(dòng)化的設(shè)計(jì)方法。這種方法的主要要素是：1.系統(tǒng)級設(shè)計(jì)方法;2.高級的多處理器和特長指令字（VLIW）;3.應(yīng)用級映射和編譯。但是,真正推動(dòng)SOPC設(shè)計(jì)的將是系統(tǒng)級設(shè)計(jì)而不是特定的硬件或軟件設(shè)計(jì)方法（如圖6所示）。系統(tǒng)級設(shè)計(jì)是把一個(gè)應(yīng)用當(dāng)作一個(gè)并行的通信任務(wù)系統(tǒng)的設(shè)計(jì)。著重點(diǎn)放在設(shè)計(jì)活動(dòng)的并行性以及在整個(gè)應(yīng)用中利用高度并發(fā)的、平行的特性。在SOPC領(lǐng)域中所要求的關(guān)鍵技術(shù)是在這些平臺上把一個(gè)應(yīng)用的系統(tǒng)級描述轉(zhuǎn)化成一個(gè)高效率的實(shí)現(xiàn)。

圖6 SOPC設(shè)計(jì)將被系統(tǒng)級設(shè)計(jì)而不是被特定的硬件或軟件設(shè)計(jì)方法驅(qū)動(dòng)

 &nbs

p;     為了實(shí)現(xiàn)SOPC,國際上著名的現(xiàn)場可編程邏輯器件的廠商Altera公司、Xilinx公司都為此在努力,開發(fā)出適于系統(tǒng)集成的新器件和開發(fā)工具,這又進(jìn)一步促進(jìn)了SOPC的發(fā)展。

       ⑵ 芯片朝著高密度、低壓、低功耗的方向挺進(jìn)。采用深亞微米的半導(dǎo)體工藝后,器件在性能提高的同時(shí),價(jià)格也在逐步降低。由于便攜式應(yīng)用產(chǎn)品的發(fā)展,對現(xiàn)場可編程器件的低壓、低功耗的要求日益迫切。因此,無論那個(gè)廠家、哪種類型的產(chǎn)品,都在瞄準(zhǔn)這個(gè)方向而努力。例如在前面所提到的Xilinx公司的SpantanTM系列的FPGA、Altera公司的APEX 20KE器件、ACEX系列以及Actel公司的SX系列產(chǎn)品都是向高密度、低壓、低功耗發(fā)展的典范。不僅如此,更有新型的公司以其特色的技術(shù)加入低壓、低功耗芯片的競爭。典型的如Philips Semiconductors推出的 CoolRunner 960,是一種具有960個(gè)宏單元的CPLD,無論在何種應(yīng)用中,都能提供標(biāo)準(zhǔn)的6ns傳輸延遲、工作于3v的電壓下。該器件低功耗的關(guān)鍵是采用了Zero Power互連陣列,它用一個(gè)由外部邏輯實(shí)現(xiàn)的CMOS門,代替了其它CPLD常用的對電流敏感的運(yùn)放。這樣當(dāng)其它的相等規(guī)模的CPLD需要消耗250mA的靜電流時(shí),CoolRunner 960的耗電不到100mA。

       ⑶ IP庫的發(fā)展及其作用。為了更好的滿足設(shè)計(jì)人員的需要,擴(kuò)大市場,各大現(xiàn)場可編程邏輯器件的廠商都在不斷的擴(kuò)充其知識產(chǎn)權(quán)（IP）核心庫。這些核心庫都是預(yù)定義的、經(jīng)過測試和驗(yàn)證的、優(yōu)化的、可保證正確的功能。設(shè)計(jì)人員可以利用這些現(xiàn)成的IP庫資源,高效準(zhǔn)確的完成復(fù)雜片上的系統(tǒng)設(shè)計(jì)。典型的IP核心庫有Xilinx公司提供的 LogiCORE和AllianceCORE。

       (4)FPGA動(dòng)態(tài)可重構(gòu)技術(shù)意義深遠(yuǎn)。隨著數(shù)字邏輯系統(tǒng)功能復(fù)雜化的需求,單片系統(tǒng)的芯片正朝著超大規(guī)模、高密度的方向發(fā)展。與此同時(shí),人們卻發(fā)現(xiàn)一個(gè)有趣的現(xiàn)象,即一個(gè)超大規(guī)模的數(shù)字時(shí)序系統(tǒng)芯片,在其工作時(shí),從時(shí)間軸上來看,并不是每一瞬間系統(tǒng)的各個(gè)部分都在工作,而系統(tǒng)是各個(gè)局部模塊功能在時(shí)間鏈上的總成。同時(shí),人們還發(fā)現(xiàn),基于 SRAM編程的FPGA可以在外部邏輯的控制下,通過存儲于存儲器中不同的目標(biāo)系統(tǒng)數(shù)據(jù)的重新下載,來實(shí)現(xiàn)芯片邏輯功能的改變。正是基于這個(gè)稱之為靜態(tài)系統(tǒng)重構(gòu)的技術(shù),有人設(shè)想,能不能利用芯片的這種分時(shí)復(fù)用特性,用較小規(guī)模的FPGA芯片來實(shí)現(xiàn)更大規(guī)模的數(shù)字時(shí)序系統(tǒng)。在研究過程中,有人嘗試了這種設(shè)想,發(fā)現(xiàn)常規(guī)的SRAM的FPGA只能實(shí)現(xiàn)靜態(tài)系統(tǒng)重構(gòu)。這是因?yàn)樵撔酒�功能的重新配置大約需要數(shù)毫秒到數(shù)十毫秒量級的時(shí)間;而在重新配置數(shù)據(jù)的過程中,舊的邏輯功能失去,新的邏輯功能尚未建立,電路邏輯在時(shí)間軸上斷裂,系統(tǒng)功能無法動(dòng)態(tài)連接。但是,要實(shí)現(xiàn)高速的動(dòng)態(tài)重構(gòu),要求芯片功能的重新配置時(shí)間縮短到納秒量級,這就需要對FPGA的結(jié)構(gòu)進(jìn)行革新。可以預(yù)見,一旦實(shí)現(xiàn)了FPGA的動(dòng)態(tài)重構(gòu),則將引發(fā)數(shù)字系統(tǒng)的設(shè)計(jì)的思想的巨大轉(zhuǎn)變。

       六． 結(jié)語。

       綜上所述,我們可以看到在新世紀(jì),以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)正朝著以下幾個(gè)方向發(fā)展。⒈隨著便攜式設(shè)備需求的增長,對現(xiàn)場可編程器件的低壓、低功耗的要求日益迫切。⒉芯片向大規(guī)模系統(tǒng)芯片挺進(jìn),力求在大規(guī)模應(yīng)用中取代ASIC。⒊為增強(qiáng)市場競爭力,各大廠商都在積極推廣其知識產(chǎn)權(quán)IP庫。⒋動(dòng)態(tài)可重構(gòu)技術(shù)的發(fā)展,將帶來系統(tǒng)設(shè)計(jì)方法的轉(zhuǎn)變。