專用集成電路(ASIC)采用硬接線的固定模式，而現(xiàn)場可編程門陣列 (FPGA)則采用可配置芯片的方法，二者差別迥異。可編程器件是目前的新生力量，混合技術(shù)也將在未來發(fā)揮作用。

與其他技術(shù)一樣，有關(guān)ASIC技術(shù)過時的報道是不成熟的。新的ASIC產(chǎn)品的數(shù)目可能有大幅度下降，但其銷售額仍然相當(dāng)高，尤其是在亞太區(qū)。此外，采用混合式方法，如結(jié)構(gòu)化ASIC，也為該技術(shù)注入了新的活力。同時，F(xiàn)PGA(和其他可編程邏輯器件)也在發(fā)揮作用，贏得了重要的大眾市場，并從低端應(yīng)用不斷向上發(fā)展。

每種技術(shù)都有它的支持者。一般來說，ASIC用于大型項目，而對于需要快速投放市場且支持遠程升級的小型項目，F(xiàn)PGA則更為適合。ASIC和FPGA供應(yīng)商對這兩種技術(shù)孰優(yōu)孰劣不能達成共識，對適合的應(yīng)用領(lǐng)域也持不同看法。上述技術(shù)及其衍生技術(shù)將可能在今后一段時間內(nèi)長期存在。

Altera Corp的高密度FPGA高級總監(jiān)David Greenfield指出，F(xiàn)PGA技術(shù)的主要優(yōu)勢仍是產(chǎn)品投放市場的時間較短。他說：“在目前新增的設(shè)計方案中，對FPGA的選擇傾向超過ASIC。ASIC技術(shù)有其價值所在，它的性能、密度和單位容量都相當(dāng)出色，不過隨著FPGA的發(fā)展和ASIC的開發(fā)成本不斷上升，將會導(dǎo)致ASIC的市場份額不斷縮小。”在上述趨勢之后發(fā)揮作用的，正是FPGA在性能、密度和制造成本上的發(fā)展。

Greenfield指出，高性能曾經(jīng)是ASIC超出FPGA的優(yōu)勢，當(dāng)時FPGA在性能和功能上都較遜色。隨著芯片的制造工藝從180nm發(fā)展到130nm甚至90nm，上述情況發(fā)生了很大變化，現(xiàn)在FPGA的性能已經(jīng)能夠滿足大多數(shù)應(yīng)用的需要（要求最高的應(yīng)用除外），而密度水平則達到邏輯設(shè)計的80%。他解釋說：“某些系統(tǒng)設(shè)計師也認(rèn)識到，ASIC的市場領(lǐng)域在于極高性能/密度的產(chǎn)品，這種市場領(lǐng)域風(fēng)險非常大。NRE（非重復(fù)性工程設(shè)計）和開發(fā)成本對這種設(shè)備而言是最高的。”

Altera指出，較早期的FPGA僅用于原型開發(fā)或低容量/低密度應(yīng)用，現(xiàn)在該技術(shù)已經(jīng)在消費電子產(chǎn)品中得到大規(guī)模使用，也在高密度應(yīng)用中得到一定應(yīng)用。Greenfield指出，最高密度的FPGA (90 nm)其單價仍明顯高于ASIC。他說：“但是，即便就最高密度的應(yīng)用而言，當(dāng)綜合考慮到開發(fā)和NRE成本等因素后，結(jié)果仍傾向于FPGA技術(shù)。”

德州儀器(TI)的ASIC工作以單元方式為主，為數(shù)量有限的大型客戶服務(wù)。這些ASIC器件的平均門數(shù)量通常為工業(yè)標(biāo)準(zhǔn)ASIC的五倍，主要應(yīng)用在高度復(fù)雜、高容量的應(yīng)用中。這些應(yīng)用都要求對商用的網(wǎng)絡(luò)和電信技術(shù)有高度的差異化。

TI的ASIC通訊基礎(chǔ)設(shè)施業(yè)務(wù)部門硅技術(shù)設(shè)計師John DiFilippo指出：“以單元方式進行ASIC開發(fā)，初始投資較高。但在高產(chǎn)情況下，ROI會大幅改善，因為其芯片較小，單位成本降低。在成品單價不太重要的情況下，或者是在產(chǎn)品上市時間較短，或初始投資較少的情況下，F(xiàn)PGA則是更好的選擇。”

DiFilippo認(rèn)為TI的客戶要求良好的性價比，而對FPGA和結(jié)構(gòu)式ASIC而言這種要求都是難以實現(xiàn)的。FPGA和結(jié)構(gòu)式ASIC更適于廣闊的中間市場。他說：“FPGA和結(jié)構(gòu)式ASIC適于低容量、壽命較短的應(yīng)用，客戶愿意在產(chǎn)品功能和性能方面有所犧牲，但要求仍能實現(xiàn)系統(tǒng)目標(biāo)。”

不過，TI對兩種競爭的技術(shù)都認(rèn)同。TI為單元型ASIC設(shè)備推出新的特性，使其能夠提供類似門陣列的靈活性，更短的循環(huán)實現(xiàn)，設(shè)備要求重新設(shè)計時還能實現(xiàn)更低的成本。TI還開發(fā)了“平臺式”ASIC產(chǎn)品，在多條客戶產(chǎn)品線上都能加以利用，并指出其能夠降低單位系統(tǒng)的開發(fā)成本。

TI認(rèn)為，單元型ASIC方法最適于以下情況：

■ 門和存儲位的數(shù)量超過1千萬；
■ 千兆位連接數(shù)量較多；
■ 在最低功耗下，主時鐘頻率高于300 MHz；
■ 對成本很敏感的應(yīng)用。

可行的替代方法
Xilinx公司指出，關(guān)于FPGA能否成為ASIC的可行替代方法以及相關(guān)標(biāo)準(zhǔn)器件的辯論持續(xù)了近十年。Xilinx高級產(chǎn)品部門副總裁Erich Goetting指出，盡管FPGA隨時間發(fā)展取得了顯著的進步，但直到不久前，設(shè)計人員為實現(xiàn)高性能還必須采用大型昂貴的器件，在特定應(yīng)用方面還需要DSP、RISC處理或高速串行連接。

現(xiàn)在，Xilinx提供新式的“領(lǐng)域優(yōu)化平臺FPGA” (Virtex-4)，可依據(jù)ASMBL（模塊）架構(gòu)，針對應(yīng)用的功能要求和成本目標(biāo)對芯片設(shè)計加以增減。Goetting指出：“ASMBL是硅技術(shù)子系統(tǒng)的模塊化框架，為針對不同應(yīng)用領(lǐng)域快速而廉價地部署平臺提供了新式的FPGA開發(fā)方法。”舉例來說，某種設(shè)計可能需要高速DSP功能，但不一定需要高級邏輯。有了ASMBL架構(gòu)，Virtex-4可讓用戶根據(jù)具體設(shè)計選擇邏輯、DSP、存儲器和其他功能（以列編組）的適當(dāng)搭配。有人指出，列式架構(gòu)可實現(xiàn)最多17種器件選擇，而且在“給定價位”上能夠提供更多功能。

Xilinx指出，由于NRE成本幾乎不存在（通常由FPGA廠商分擔(dān)），F(xiàn)PGA總體上擁有價格優(yōu)勢。Goetting指出：“ASIC的開發(fā)成本迅速大幅上升，而隨著FPGA平臺的功能不斷增加，這使競爭優(yōu)勢的天平向FPGA傾斜。除了在模擬/混合信號領(lǐng)域應(yīng)用廣泛外，ASIC相對于FPGA再難以提供其他顯著的功能優(yōu)勢。”FPGA在其他方面也可以節(jié)約成本，可通過軟件下載來修正錯誤，并方便在添加新的功能時調(diào)試系統(tǒng)性能。

圖1：圖中所示的是半導(dǎo)體協(xié)會公布的FPGA（可編程邏輯裝置的一種）與A S I C 的全球市場的增長率。

GE Fanuc Automation認(rèn)為，F(xiàn)PGA的“真正優(yōu)勢”有兩方面：一是能用可靠的標(biāo)準(zhǔn)部件迅速進行開發(fā)，而且可以方便地修改，以添加新的特性；二是能在開發(fā)期間或在產(chǎn)品生命期內(nèi)修正錯誤。GE Fanuc高級工程師Richard Reed指出，與ASIC不同的是，F(xiàn)PGA作為內(nèi)置標(biāo)準(zhǔn)還帶有更多功能，如可測試性或JTAG接口，這可節(jié)約設(shè)計時間和成本。

FPGA加速了產(chǎn)品的推出。Reed指出：“大量采用標(biāo)準(zhǔn)部件，使得FPGA的價格相對于ASIC而言更具競爭性。對于生命周期較長和產(chǎn)量較大的應(yīng)用，有時將設(shè)計轉(zhuǎn)化為ASIC專用芯片則更為合適。”

在ASIC的優(yōu)勢方面，Reed指出，ASIC加電后可立即運行，就單位邏輯大小而言封裝選擇更多，還可包括某些模擬邏輯。與此相對比，F(xiàn)PGA加載配置進入存儲器需要時間，因此不能立即工作。此外，F(xiàn)PGA的封裝也較復(fù)雜。

成本/風(fēng)險因素
Nallatech公司是FPGA計算系統(tǒng)和軟硬件開發(fā)商，該公司承認(rèn)ASIC就其設(shè)計所針對的特定功能類型和專門應(yīng)用而言實現(xiàn)了“高性能水平”。但是，Nallatech系統(tǒng)應(yīng)用工程師Craig Sanderson指出，如果采用ASIC來實現(xiàn)高性能處理功能（如工業(yè)模擬、建模或成像）的話，那就會造成“商業(yè)影響”。

圖2：FPGA 成功的應(yīng)用于工業(yè)產(chǎn)品，例如，NI 的CompactRIO

可重新配置的采集和控制系統(tǒng)中嵌入的FPGA 芯片起了重要作用。

GE FANUC 的P A CSystems RX3i 控制器也應(yīng)用了FPGA 技術(shù)。

上述“高性能”應(yīng)用通常屬于中小型規(guī)模。Sanderson雖然沒有給出用ASIC實現(xiàn)應(yīng)用的成本效率的臨界點，但他指出，從成本/風(fēng)險角度看，ASIC對相對小規(guī)模的應(yīng)用而言是不可行的。”他補充說，不管規(guī)模如何，“FPGA廠商一般說來都將宣傳采用FPGA，而不是ASIC。”

Nallatech同樣認(rèn)為，F(xiàn)PGA避免了較高的NRE成本，也具有其他優(yōu)勢。FPGA的可重復(fù)編程性可實現(xiàn)更靈活的開發(fā)路徑，降低風(fēng)險和成本。與此相反，ASIC開發(fā)必須做到“首次肯定正確”。而FPGA的現(xiàn)場可重復(fù)編程性使開發(fā)人員能夠用軟件升級包通過在片上運行程序來修改芯片，而不是替換芯片。FPGA甚至可通過因特網(wǎng)進行遠程升級。廢棄控制(Obsolescence control)是指現(xiàn)有的FPGA應(yīng)用設(shè)計作為新一代器件再編譯的可用資源。

就許多應(yīng)用而言，F(xiàn)PGA供應(yīng)商都表示性能已與ASIC相當(dāng)。Sanderson指出：“就高性能應(yīng)用而言，F(xiàn)PGA提供了充足的資源，可實現(xiàn)與ASIC技術(shù)相當(dāng)?shù)墓δ埽�同時比標(biāo)準(zhǔn)處理器的性能高出很多。”

由于FPGA的可重復(fù)編程，因此應(yīng)用程序可在實際硬件中進行調(diào)試和檢測。Sanderson補充說：“就ASIC而言，所有檢測都必須在進入物理實現(xiàn)ASIC硬件階段之前仿真進行，如果到硬件階段再發(fā)現(xiàn)問題就太晚了。”

Gricha Raether是National Instruments (NI)的工業(yè)控制和分布式I/O產(chǎn)品經(jīng)理，他指出ASIC和FPGA早期用于大規(guī)模應(yīng)用，如機器制造和OEM型集成等，這有助于分?jǐn)倐鹘y(tǒng)上較高的開發(fā)成本。之所以成本較高，他認(rèn)為是上述器件的開發(fā)周期較長且設(shè)計人員需要掌握大量的有關(guān)開發(fā)工具的專業(yè)知識，特別是ASIC的設(shè)計工作和制造步驟更是需時不菲。

FPGA產(chǎn)品設(shè)計完善，可以直接編程。他指出，就此而言，F(xiàn)PGA將逐漸替代實際的集成電路。由于FPGA具備可定制的靈活性，因此供應(yīng)商可能收取更多費用。設(shè)計IC封裝和印制電路板會帶來更多成本，這對兩種技術(shù)都一樣，但ASIC尤其如此。

工業(yè)生命周期
Raether認(rèn)為，F(xiàn)PGA對生命周期更長的工業(yè)產(chǎn)品也有利。這主要是由于該技術(shù)能根據(jù)新的版本進行方便的再編程，并可進行現(xiàn)場再編程。他說：“采用FPGA技術(shù)的設(shè)計人員應(yīng)考慮到可能需要的擴展和修改，在選擇FPGA門的數(shù)量大小時應(yīng)預(yù)作準(zhǔn)備。”這就要求在實現(xiàn)功能所需要的門陣列的數(shù)量和芯片編程實現(xiàn)的性能之間取得微妙的平衡，此外還要考慮到所需的“存儲空間”。

Altera也認(rèn)為，F(xiàn)PGA對生命周期更長的工業(yè)產(chǎn)品也“非常有利”，盡管這種產(chǎn)品隨著時間的推移銷售量會下降。Greenfield指出：“FPGA工藝不需要最低預(yù)訂數(shù)量，壽命更長，這是令其獨樹一幟的重要原因。許多采用ASIC產(chǎn)品設(shè)計五年之久的工業(yè)客戶現(xiàn)在都用FPGA來代替ASIC。”原因有很多，如ASIC要求最低預(yù)訂數(shù)量，很不靈活； ASIC工藝技術(shù)已經(jīng)過時，或者需要向無鉛型芯片封裝轉(zhuǎn)換等。

工藝技術(shù)逐漸過時是芯片制造商必須面臨的問題。Greenfield指出：“這一問題對ASIC公司而言尤其嚴(yán)重，因為他們的客戶群非常有限，而且很可能在困境中難以抽身。”

軟件工具的作用
開發(fā)FPGA解決方案相當(dāng)復(fù)雜，要求有適當(dāng)?shù)能浖�工具。Nallatech的Sanderson指出，F(xiàn)PGA設(shè)計工具正在不斷改進，特別是那些應(yīng)用高級語言或接口進行應(yīng)用開發(fā)的工具更是如此，如Mathworks提供的MatLab/Simulink。

他表示，高級語言對FPGA公司尤其重要，因為這種語言能將必需的應(yīng)用功能打包進一個或多個FPGA器件。Sanderson指出，此前，這種功能必需在一個或多個DSP或微處理器上實現(xiàn)，而且還要加上一些固定功能的ASIC來實現(xiàn)連接。

近似而又不相同的硅技術(shù)方法
ASIC 和FPGA 都是集成電路(IC)，但又互有區(qū)別。專用集成電路(ASIC)如其名稱所示，是專門滿足某種電子產(chǎn)品或系列產(chǎn)品的特定應(yīng)用需求的硬接線硅芯片，用于各種消費電子產(chǎn)品和工業(yè)產(chǎn)品中。

現(xiàn)場可編程門陣列(FPGA)是新興的IC 技術(shù)，包括成千上萬個邏輯單元，通過可編程開關(guān)連接起來，通過單元的邏輯互聯(lián)來滿足不同的設(shè)計要求。除了邏輯塊之外，F(xiàn)PGA 的其他可編程元件為I/O 塊（作為內(nèi)部單線路和芯片外部引腳的接口）以及互聯(lián)接口（將其他元件的I/O 信號路由至適當(dāng)?shù)木W(wǎng)絡(luò)）。可重復(fù)編程的功能是此類器件的最大優(yōu)勢。

結(jié)構(gòu)式ASIC構(gòu)成上述方法的中間地帶，它用金屬基層對眾多應(yīng)用共有的設(shè)計元素（邏輯單元、存儲器、I/O等）進行預(yù)制造。針對特定應(yīng)用的數(shù)據(jù)可在最終幾個金屬層中添加，這就大大減少了掩模層的數(shù)量，并將低了開發(fā)的預(yù)研成本。

設(shè)計人員面臨的設(shè)計復(fù)雜性之一就是要在單一FPGA中實現(xiàn)多個功能塊之間進行通訊。Nallatech公司的DimeTalk工具(目前僅適用于Nallatech硬件)據(jù)說可解決FPGA通訊系統(tǒng)開發(fā)的問題。

每種芯片技術(shù)都要求設(shè)計工具。Xilinx指出，由于FPGA設(shè)計流程的特點，F(xiàn)PGA用戶不用考慮制造產(chǎn)量和亞微米問題，此外，F(xiàn)PGA還具有方便易用、低成本以及產(chǎn)品上市時間短等優(yōu)點。Goetting補充說：“作為標(biāo)準(zhǔn)產(chǎn)品，F(xiàn)PGA推出時已經(jīng)過全面測試，可以正常發(fā)揮作用，因為FPGA供應(yīng)商已經(jīng)解決了物理設(shè)計、驗證和特性描述等問題。”Xilinx為邏輯、DSP和嵌入式處理器件提供集成設(shè)計和調(diào)試工具，此外還為第三方工具提供接口。

根據(jù)供應(yīng)商的不同，對FPGA進行編程的軟件在內(nèi)容和增值特性（如編譯和編輯工具）方面互有差異。NI的Raether強調(diào)指出，熟練使用上述工具要求多年的經(jīng)驗和培訓(xùn)。他說：“某些更高級工具正逐漸進入市場，不過需要很好地了解FPGA的內(nèi)部機制才能使用好這些工具。”VHDL (極[高速]硬件描述語言)是最常用的開發(fā)語言。Raether表示，NI的LabView軟件可將器件的內(nèi)部運行機制完全抽象出來，它是目前唯一實現(xiàn)此功能的軟件。該軟件可通過圖形化開發(fā)環(huán)境對可編程自動化控制器中的FPGA進行編程。

挑戰(zhàn)混合解決方案
FPGA也面臨著挑戰(zhàn)。Xilinx指出，高密度芯片的靜態(tài)功耗和尺寸限制就是FPGA的問題，因為可編程的芯片需要更多晶體管來執(zhí)行邏輯功能。盡管FPGA工藝已經(jīng)向新式的更小型工藝技術(shù)發(fā)展，但工藝級、電路級和架構(gòu)級創(chuàng)新似乎日益受到功耗問題的約束。Goetting指出，舉例來說，Xilinx通過采用三氧化物技術(shù)和集成式平臺功能，將其90nm的Virtex-4系列產(chǎn)品的功耗相對于130nm的處理器降低了一半。

National Instruments的Raether指出，F(xiàn)PGA開發(fā)還面臨著一些問題，如開發(fā)時間，行業(yè)規(guī)范的兼容性，以及在電路板和封裝設(shè)計方面分配適當(dāng)?shù)拈_發(fā)資源。類似NI CompactRIO （見照片）的器件中集成了一塊FPGA來幫助實現(xiàn)產(chǎn)品開發(fā)。

GE Fanuc的Reed對專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)組件很感興趣，這些組件衍生自不同的傳統(tǒng)ASIC設(shè)計。GE Fanuc以可用的IP (知識產(chǎn)權(quán))核用于FPGA，以提高其工作效率；廠商用相同的技術(shù)推出標(biāo)準(zhǔn)組件的諸多修改版，以適應(yīng)眾多較小的市場領(lǐng)域。Reed總結(jié)說：“我們可以推出嵌入式處理器，更好地搭配組合所需的功能，而且不必為我們不需要的功能付費，這是因為IP核可以重復(fù)使用，我們可將這些IP核快速搭配，制成標(biāo)準(zhǔn)組件。”