背景
可編程邏輯器件的設計方法經歷了布爾等式，原理圖輸入，硬件描語言這樣一個發(fā)展過程。隨著設計的日益復雜和可編程邏輯器件規(guī)模的不斷擴大，人們不停地尋求更加抽象的行為級設計方法，以便在盡可能短時間內完成自己的設計構思。

現(xiàn)狀與問題
今天，在電子設計領域形成了這樣一種分工：軟件和硬件，相應工程師也被分成軟件工程師和硬件工程師。
對于復雜算法的實現(xiàn)，人們通常先建立系統(tǒng)模型，根據經驗分析任務，然后將一部分工作劃給軟件工程師，將另一部分工作交給硬件工程師。硬件工程師為了實現(xiàn)復雜的功能，使用硬件描述語言設計高速執(zhí)行的芯片，而這種設計是富有挑戰(zhàn)性和花費時間的，需要一定的硬件工程技巧。
對于軟件工程師，這些同樣的功能只要簡單地使用C語言整合到整個系統(tǒng)的程序代碼中就可以了。但是傳統(tǒng)的處理器是順序執(zhí)行的，并且他們執(zhí)行的高速計算必須依賴于高速時鐘，這樣就限制了處理器的能力。同時，軟件實現(xiàn)算法存在一個指令執(zhí)行周期的問題——軟件永遠也不能達到硬件執(zhí)行的速度。
當然，很少有嵌入式應用是完全使用可編程邏輯器件來實現(xiàn)的。串行化的步進式算法最好是由CPU或DSP用軟件來實現(xiàn)。（參閱文章：DSP+FPGA實時處理系統(tǒng)）最佳的硬件加速性能大多是由并行執(zhí)行的功能來完成，其物理形式通常是將硬件協(xié)處理器（FPGA) 與CPU緊密的結合在一起，CPU與FPGA的緊密結合可以提供軟硬件的最佳連接方式。在這種結構中，CPU通常運行系統(tǒng)應用方面的程序，實時很強的任務放到FPGA硬件上，這樣可以減輕處理器的負荷，從而獲得更大的帶寬。這樣我們可以通過把算法移植到硬件上來克服設計瓶頸。但是這時我們又將面臨一個問題：設計者必須使用復雜的硬件描述語言編寫FPGA代碼，而這些功能原本是用簡單C語言在處理器或DSP中實現(xiàn)的。
人們希望能夠找到一種方法，在更高的層次下設計更復雜，更高速的系統(tǒng)，并希望將軟件設計和硬件設計統(tǒng)一到一個平臺下。

解決方案
C/C++語言是軟件工程師在開發(fā)商業(yè)軟件時的標準語言，也是使用最為廣泛的高級語言，人們很早就開始嘗試在C語言的基礎上設計下一代硬件描述語言。
許多公司已經提出了不少方案，目前有兩種相對成熟的硬件C語言：systemC和Handle-C，它們相應的開發(fā)系統(tǒng)為：CoCentric System Stadio和Celoxica DK1。這兩種語言都是在C/C＋＋的基礎上根據硬件設計的需求加以改進和擴充，用戶可以在它們的開發(fā)環(huán)境編輯代碼，調用庫文件，甚至可以引進HDL程序，并進行仿真，最終生成網表文件，放到FPGA中執(zhí)行。軟件算法工程師不需要特別的培訓，利用他們熟悉的C語言就可以直接進行硬件開發(fā)，減輕了硬件開發(fā)的瓶頸和壓力。隨著算法描述抽象層次的提高，使用這種C語言設計系統(tǒng)的優(yōu)勢將更加明顯。
現(xiàn)在有很多硬件描述語言的人才，也有更多的資深的C語言編程者，他們能夠利用這種工具，可以輕松地轉到FPGA設計上。過去因為太復雜而不能用硬件描述語言表示的算法以及由于處理器運行速度太慢而不能處理的算法，現(xiàn)在都可以利用C語言在大規(guī)模FPGA硬件上得以實現(xiàn)。設計者可以利用C語言快速而簡潔的構建功能函數，通過標準庫和函數調用技術，設計者還能在很短的時間里創(chuàng)建更龐大，更復雜和更高速的系統(tǒng)。

問題與展望
正如同硬件描述語言與原理圖輸入的關系，或是高級語言和匯編語言的關系，抽象的設計方法會減少我們的設計時間，但也會增加對硬件資源的需求，C語言也不例外。目前直接使用C語言設計硬件系統(tǒng)的準確性和可靠性還在進一步的研究和發(fā)展中,可以說，目前各種硬件C語言的編譯軟件都還不夠成熟，很少能直接投入到實際產品的開發(fā)中。 C語言輸入方式的廣泛使用還有賴于更多EDA軟件廠家和FPGA公司的支持。但是可以預見，隨著EDA技術的不斷成熟，軟件和硬件的概念將日益模糊，在5－10年以后，使用單一的高級語言直接設計我們的整個系統(tǒng)將是一個的發(fā)展趨勢。