專(zhuān)用集成電路(ASIC)采用硬接線的固定模式，而現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA)則采用可配置芯片的方法，二者差別迥異。可編程器件是目前的新生力量，混合技術(shù)也將在未來(lái)發(fā)揮作用。

與其他技術(shù)一樣，有關(guān)ASIC技術(shù)過(guò)時(shí)的報(bào)道是不成熟的。新的ASIC產(chǎn)品的數(shù)目可能有大幅度下降，但其銷(xiāo)售額仍然相當(dāng)高，尤其是在亞太區(qū)。此外，采用混合式方法，如結(jié)構(gòu)化ASIC，也為該技術(shù)注入了新的活力。同時(shí)，F(xiàn)PGA(和其他可編程邏輯器件)也在發(fā)揮作用，贏得了重要的大眾市場(chǎng)，并從低端應(yīng)用不斷向上發(fā)展。

每種技術(shù)都有它的支持者。一般來(lái)說(shuō)，ASIC用于大型項(xiàng)目，而對(duì)于需要快速投放市場(chǎng)且支持遠(yuǎn)程升級(jí)的小型項(xiàng)目，F(xiàn)PGA則更為適合。ASIC和FPGA供應(yīng)商對(duì)這兩種技術(shù)孰優(yōu)孰劣不能達(dá)成共識(shí)，對(duì)適合的應(yīng)用領(lǐng)域也持不同看法。上述技術(shù)及其衍生技術(shù)將可能在今后一段時(shí)間內(nèi)長(zhǎng)期存在。

Altera Corp的高密度FPGA高級(jí)總監(jiān)David Greenfield指出，F(xiàn)PGA技術(shù)的主要優(yōu)勢(shì)仍是產(chǎn)品投放市場(chǎng)的時(shí)間較短。他說(shuō)：“在目前新增的設(shè)計(jì)方案中，對(duì)FPGA的選擇傾向超過(guò)ASIC。ASIC技術(shù)有其價(jià)值所在，它的性能、密度和單位容量都相當(dāng)出色，不過(guò)隨著FPGA的發(fā)展和ASIC的開(kāi)發(fā)成本不斷上升，將會(huì)導(dǎo)致ASIC的市場(chǎng)份額不斷縮小�！痹谏鲜鲒厔�(shì)之后發(fā)揮作用的，正是FPGA在性能、密度和制造成本上的發(fā)展。

Greenfield指出，高性能曾經(jīng)是ASIC超出FPGA的優(yōu)勢(shì)，當(dāng)時(shí)FPGA在性能和功能上都較遜色。隨著芯片的制造工藝從180nm發(fā)展到130nm甚至90nm，上述情況發(fā)生了很大變化，現(xiàn)在FPGA的性能已經(jīng)能夠滿足大多數(shù)應(yīng)用的需要（要求最高的應(yīng)用除外），而密度水平則達(dá)到邏輯設(shè)計(jì)的80%。他解釋說(shuō)：“某些系統(tǒng)設(shè)計(jì)師也認(rèn)識(shí)到，ASIC的市場(chǎng)領(lǐng)域在于極高性能/密度的產(chǎn)品，這種市場(chǎng)領(lǐng)域風(fēng)險(xiǎn)非常大。NRE（非重復(fù)性工程設(shè)計(jì)）和開(kāi)發(fā)成本對(duì)這種設(shè)備而言是最高的�！�

Altera指出，較早期的FPGA僅用于原型開(kāi)發(fā)或低容量/低密度應(yīng)用，現(xiàn)在該技術(shù)已經(jīng)在消費(fèi)電子產(chǎn)品中得到大規(guī)模使用，也在高密度應(yīng)用中得到一定應(yīng)用。Greenfield指出，最高密度的FPGA (90 nm)其單價(jià)仍明顯高于ASIC。他說(shuō)：“但是，即便就最高密度的應(yīng)用而言，當(dāng)綜合考慮到開(kāi)發(fā)和NRE成本等因素后，結(jié)果仍?xún)A向于FPGA技術(shù)。”

德州儀器(TI)的ASIC工作以單元方式為主，為數(shù)量有限的大型客戶服務(wù)。這些ASIC器件的平均門(mén)數(shù)量通常為工業(yè)標(biāo)準(zhǔn)ASIC的五倍，主要應(yīng)用在高度復(fù)雜、高容量的應(yīng)用中。這些應(yīng)用都要求對(duì)商用的網(wǎng)絡(luò)和電信技術(shù)有高度的差異化。

TI的ASIC通訊基礎(chǔ)設(shè)施業(yè)務(wù)部門(mén)硅技術(shù)設(shè)計(jì)師John DiFilippo指出：“以單元方式進(jìn)行ASIC開(kāi)發(fā)，初始投資較高。但在高產(chǎn)情況下，ROI會(huì)大幅改善，因?yàn)槠湫酒�較小，單位成本降低。在成品單價(jià)不太重要的情況下，或者是在產(chǎn)品上市時(shí)間較短，或初始投資較少的情況下，F(xiàn)PGA則是更好的選擇�！�

DiFilippo認(rèn)為T(mén)I的客戶要求良好的性?xún)r(jià)比，而對(duì)FPGA和結(jié)構(gòu)式ASIC而言這種要求都是難以實(shí)現(xiàn)的。FPGA和結(jié)構(gòu)式ASIC更適于廣闊的中間市場(chǎng)。他說(shuō)：“FPGA和結(jié)構(gòu)式ASIC適于低容量、壽命較短的應(yīng)用，客戶愿意在產(chǎn)品功能和性能方面有所犧牲，但要求仍能實(shí)現(xiàn)系統(tǒng)目標(biāo)。”

不過(guò)，TI對(duì)兩種競(jìng)爭(zhēng)的技術(shù)都認(rèn)同。TI為單元型ASIC設(shè)備推出新的特性，使其能夠提供類(lèi)似門(mén)陣列的靈活性，更短的循環(huán)實(shí)現(xiàn)，設(shè)備要求重新設(shè)計(jì)時(shí)還能實(shí)現(xiàn)更低的成本。TI還開(kāi)發(fā)了“平臺(tái)式”ASIC產(chǎn)品，在多條客戶產(chǎn)品線上都能加以利用，并指出其能夠降低單位系統(tǒng)的開(kāi)發(fā)成本。

TI認(rèn)為，單元型ASIC方法最適于以下情況：

■ 門(mén)和存儲(chǔ)位的數(shù)量超過(guò)1千萬(wàn)；
■ 千兆位連接數(shù)量較多；
■ 在最低功耗下，主時(shí)鐘頻率高于300 MHz；
■ 對(duì)成本很敏感的應(yīng)用。

可行的替代方法
Xilinx公司指出，關(guān)于FPGA能否成為ASIC的可行替代方法以及相關(guān)標(biāo)準(zhǔn)器件的辯論持續(xù)了近十年。Xilinx高級(jí)產(chǎn)品部門(mén)副總裁Erich Goetting指出，盡管FPGA隨時(shí)間發(fā)展取得了顯著的進(jìn)步，但直到不久前，設(shè)計(jì)人員為實(shí)現(xiàn)高性能還必須采用大型昂貴的器件，在特定應(yīng)用方面還需要DSP、RISC處理或高速串行連接。

現(xiàn)在，Xilinx提供新式的“領(lǐng)域優(yōu)化平臺(tái)FPGA” (Virtex-4)，可依據(jù)ASMBL（模塊）架構(gòu)，針對(duì)應(yīng)用的功能要求和成本目標(biāo)對(duì)芯片設(shè)計(jì)加以增減。Goetting指出：“ASMBL是硅技術(shù)子系統(tǒng)的模塊化框架，為針對(duì)不同應(yīng)用領(lǐng)域快速而廉價(jià)地部署平臺(tái)提供了新式的FPGA開(kāi)發(fā)方法�！迸e例來(lái)說(shuō)，某種設(shè)計(jì)可能需要高速DSP功能，但不一定需要高級(jí)邏輯。有了ASMBL架構(gòu)，Virtex-4可讓用戶根據(jù)具體設(shè)計(jì)選擇邏輯、DSP、存儲(chǔ)器和其他功能（以列編組）的適當(dāng)搭配。有人指出，列式架構(gòu)可實(shí)現(xiàn)最多17種器件選擇，而且在“給定價(jià)位”上能夠提供更多功能。

Xilinx指出，由于NRE成本幾乎不存在（通常由FPGA廠商分擔(dān)），F(xiàn)PGA總體上擁有價(jià)格優(yōu)勢(shì)。Goetting指出：“ASIC的開(kāi)發(fā)成本迅速大幅上升，而隨著FPGA平臺(tái)的功能不斷增加，這使競(jìng)爭(zhēng)優(yōu)勢(shì)的天平向FPGA傾斜。除了在模擬/混合信號(hào)領(lǐng)域應(yīng)用廣泛外，ASIC相對(duì)于FPGA再難以提供其他顯著的功能優(yōu)勢(shì)。”FPGA在其他方面也可以節(jié)約成本，可通過(guò)軟件下載來(lái)修正錯(cuò)誤，并方便在添加新的功能時(shí)調(diào)試系統(tǒng)性能。

圖1：圖中所示的是半導(dǎo)體協(xié)會(huì)公布的FPGA（可編程邏輯裝置的一種）與A S I C 的全球市場(chǎng)的增長(zhǎng)率。

GE Fanuc Automation認(rèn)為，F(xiàn)PGA的“真正優(yōu)勢(shì)”有兩方面：一是能用可靠的標(biāo)準(zhǔn)部件迅速進(jìn)行開(kāi)發(fā)，而且可以方便地修改，以添加新的特性；二是能在開(kāi)發(fā)期間或在產(chǎn)品生命期內(nèi)修正錯(cuò)誤。GE Fanuc高級(jí)工程師Richard Reed指出，與ASIC不同的是，F(xiàn)PGA作為內(nèi)置標(biāo)準(zhǔn)還帶有更多功能，如可測(cè)試性或JTAG接口，這可節(jié)約設(shè)計(jì)時(shí)間和成本。

FPGA加速了產(chǎn)品的推出。Reed指出：“大量采用標(biāo)準(zhǔn)部件，使得FPGA的價(jià)格相對(duì)于ASIC而言更具競(jìng)爭(zhēng)性。對(duì)于生命周期較長(zhǎng)和產(chǎn)量較大的應(yīng)用，有時(shí)將設(shè)計(jì)轉(zhuǎn)化為ASIC專(zhuān)用芯片則更為合適�！�

在ASIC的優(yōu)勢(shì)方面，Reed指出，ASIC加電后可立即運(yùn)行，就單位邏輯大小而言封裝選擇更多，還可包括某些模擬邏輯。與此相對(duì)比，F(xiàn)PGA加載配置進(jìn)入存儲(chǔ)器需要時(shí)間，因此不能立即工作。此外，F(xiàn)PGA的封裝也較復(fù)雜。

成本/風(fēng)險(xiǎn)因素
Nallatech公司是FPGA計(jì)算系統(tǒng)和軟硬件開(kāi)發(fā)商，該公司承認(rèn)ASIC就其設(shè)計(jì)所針對(duì)的特定功能類(lèi)型和專(zhuān)門(mén)應(yīng)用而言實(shí)現(xiàn)了“高性能水平”。但是，Nallatech系統(tǒng)應(yīng)用工程師Craig Sanderson指出，如果采用ASIC來(lái)實(shí)現(xiàn)高性能處理功能（如工業(yè)模擬、建�；虺上瘢┑脑挘�那就會(huì)造成“商業(yè)影響”。

圖2：FPGA 成功的應(yīng)用于工業(yè)產(chǎn)品，例如，NI 的CompactRIO

可重新配置的采集和控制系統(tǒng)中嵌入的FPGA 芯片起了重要作用。

GE FANUC 的P A CSystems RX3i 控制器也應(yīng)用了FPGA 技術(shù)。

上述“高性能”應(yīng)用通常屬于中小型規(guī)模。Sanderson雖然沒(méi)有給出用ASIC實(shí)現(xiàn)應(yīng)用的成本效率的臨界點(diǎn)，但他指出，從成本/風(fēng)險(xiǎn)角度看，ASIC對(duì)相對(duì)小規(guī)模的應(yīng)用而言是不可行的。”他補(bǔ)充說(shuō)，不管規(guī)模如何，“FPGA廠商一般說(shuō)來(lái)都將宣傳采用FPGA，而不是ASIC。”

Nallatech同樣認(rèn)為，F(xiàn)PGA避免了較高的NRE成本，也具有其他優(yōu)勢(shì)。FPGA的可重復(fù)編程性可實(shí)現(xiàn)更靈活的開(kāi)發(fā)路徑，降低風(fēng)險(xiǎn)和成本。與此相反，ASIC開(kāi)發(fā)必須做到“首次肯定正確”。而FPGA的現(xiàn)場(chǎng)可重復(fù)編程性使開(kāi)發(fā)人員能夠用軟件升級(jí)包通過(guò)在片上運(yùn)行程序來(lái)修改芯片，而不是替換芯片。FPGA甚至可通過(guò)因特網(wǎng)進(jìn)行遠(yuǎn)程升級(jí)。廢棄控制(Obsolescence control)是指現(xiàn)有的FPGA應(yīng)用設(shè)計(jì)作為新一代器件再編譯的可用資源。

就許多應(yīng)用而言，F(xiàn)PGA供應(yīng)商都表示性能已與ASIC相當(dāng)。Sanderson指出：“就高性能應(yīng)用而言，F(xiàn)PGA提供了充足的資源，可實(shí)現(xiàn)與ASIC技術(shù)相當(dāng)?shù)墓δ埽�同時(shí)比標(biāo)準(zhǔn)處理器的性能高出很多�！�

由于FPGA的可重復(fù)編程，因此應(yīng)用程序可在實(shí)際硬件中進(jìn)行調(diào)試和檢測(cè)。Sanderson補(bǔ)充說(shuō)：“就ASIC而言，所有檢測(cè)都必須在進(jìn)入物理實(shí)現(xiàn)ASIC硬件階段之前仿真進(jìn)行，如果到硬件階段再發(fā)現(xiàn)問(wèn)題就太晚了�！�

Gricha Raether是National Instruments (NI)的工業(yè)控制和分布式I/O產(chǎn)品經(jīng)理，他指出ASIC和FPGA早期用于大規(guī)模應(yīng)用，如機(jī)器制造和OEM型集成等，這有助于分?jǐn)倐鹘y(tǒng)上較高的開(kāi)發(fā)成本。之所以成本較高，他認(rèn)為是上述器件的開(kāi)發(fā)周期較長(zhǎng)且設(shè)計(jì)人員需要掌握大量的有關(guān)開(kāi)發(fā)工具的專(zhuān)業(yè)知識(shí)，特別是ASIC的設(shè)計(jì)工作和制造步驟更是需時(shí)不菲。

FPGA產(chǎn)品設(shè)計(jì)完善，可以直接編程。他指出，就此而言，F(xiàn)PGA將逐漸替代實(shí)際的集成電路。由于FPGA具備可定制的靈活性，因此供應(yīng)商可能收取更多費(fèi)用。設(shè)計(jì)IC封裝和印制電路板會(huì)帶來(lái)更多成本，這對(duì)兩種技術(shù)都一樣，但ASIC尤其如此。

工業(yè)生命周期
Raether認(rèn)為，F(xiàn)PGA對(duì)生命周期更長(zhǎng)的工業(yè)產(chǎn)品也有利。這主要是由于該技術(shù)能根據(jù)新的版本進(jìn)行方便的再編程，并可進(jìn)行現(xiàn)場(chǎng)再編程。他說(shuō)：“采用FPGA技術(shù)的設(shè)計(jì)人員應(yīng)考慮到可能需要的擴(kuò)展和修改，在選擇FPGA門(mén)的數(shù)量大小時(shí)應(yīng)預(yù)作準(zhǔn)備�！边@就要求在實(shí)現(xiàn)功能所需要的門(mén)陣列的數(shù)量和芯片編程實(shí)現(xiàn)的性能之間取得微妙的平衡，此外還要考慮到所需的“存儲(chǔ)空間”。

Altera也認(rèn)為，F(xiàn)PGA對(duì)生命周期更長(zhǎng)的工業(yè)產(chǎn)品也“非常有利”，盡管這種產(chǎn)品隨著時(shí)間的推移銷(xiāo)售量會(huì)下降。Greenfield指出：“FPGA工藝不需要最低預(yù)訂數(shù)量，壽命更長(zhǎng)，這是令其獨(dú)樹(shù)一幟的重要原因。許多采用ASIC產(chǎn)品設(shè)計(jì)五年之久的工業(yè)客戶現(xiàn)在都用FPGA來(lái)代替ASIC。”原因有很多，如ASIC要求最低預(yù)訂數(shù)量，很不靈活； ASIC工藝技術(shù)已經(jīng)過(guò)時(shí)，或者需要向無(wú)鉛型芯片封裝轉(zhuǎn)換等。

工藝技術(shù)逐漸過(guò)時(shí)是芯片制造商必須面臨的問(wèn)題。Greenfield指出：“這一問(wèn)題對(duì)ASIC公司而言尤其嚴(yán)重，因?yàn)樗麄兊目蛻羧悍浅Ｓ邢�，而且很可能在困境中難以抽身。”

軟件工具的作用
開(kāi)發(fā)FPGA解決方案相當(dāng)復(fù)雜，要求有適當(dāng)?shù)能浖�工具。Nallatech的Sanderson指出，F(xiàn)PGA設(shè)計(jì)工具正在不斷改進(jìn)，特別是那些應(yīng)用高級(jí)語(yǔ)言或接口進(jìn)行應(yīng)用開(kāi)發(fā)的工具更是如此，如Mathworks提供的MatLab/Simulink。

他表示，高級(jí)語(yǔ)言對(duì)FPGA公司尤其重要，因?yàn)檫@種語(yǔ)言能將必需的應(yīng)用功能打包進(jìn)一個(gè)或多個(gè)FPGA器件。Sanderson指出，此前，這種功能必需在一個(gè)或多個(gè)DSP或微處理器上實(shí)現(xiàn)，而且還要加上一些固定功能的ASIC來(lái)實(shí)現(xiàn)連接。

近似而又不相同的硅技術(shù)方法
ASIC 和FPGA 都是集成電路(IC)，但又互有區(qū)別。專(zhuān)用集成電路(ASIC)如其名稱(chēng)所示，是專(zhuān)門(mén)滿足某種電子產(chǎn)品或系列產(chǎn)品的特定應(yīng)用需求的硬接線硅芯片，用于各種消費(fèi)電子產(chǎn)品和工業(yè)產(chǎn)品中。

現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)是新興的IC 技術(shù)，包括成千上萬(wàn)個(gè)邏輯單元，通過(guò)可編程開(kāi)關(guān)連接起來(lái)，通過(guò)單元的邏輯互聯(lián)來(lái)滿足不同的設(shè)計(jì)要求。除了邏輯塊之外，F(xiàn)PGA 的其他可編程元件為I/O 塊（作為內(nèi)部單線路和芯片外部引腳的接口）以及互聯(lián)接口（將其他元件的I/O 信號(hào)路由至適當(dāng)?shù)木W(wǎng)絡(luò)）�？芍貜�(fù)編程的功能是此類(lèi)器件的最大優(yōu)勢(shì)。

結(jié)構(gòu)式ASIC構(gòu)成上述方法的中間地帶，它用金屬基層對(duì)眾多應(yīng)用共有的設(shè)計(jì)元素（邏輯單元、存儲(chǔ)器、I/O等）進(jìn)行預(yù)制造。針對(duì)特定應(yīng)用的數(shù)據(jù)可在最終幾個(gè)金屬層中添加，這就大大減少了掩模層的數(shù)量，并將低了開(kāi)發(fā)的預(yù)研成本。

設(shè)計(jì)人員面臨的設(shè)計(jì)復(fù)雜性之一就是要在單一FPGA中實(shí)現(xiàn)多個(gè)功能塊之間進(jìn)行通訊。Nallatech公司的DimeTalk工具(目前僅適用于Nallatech硬件)據(jù)說(shuō)可解決FPGA通訊系統(tǒng)開(kāi)發(fā)的問(wèn)題。

每種芯片技術(shù)都要求設(shè)計(jì)工具。Xilinx指出，由于FPGA設(shè)計(jì)流程的特點(diǎn)，F(xiàn)PGA用戶不用考慮制造產(chǎn)量和亞微米問(wèn)題，此外，F(xiàn)PGA還具有方便易用、低成本以及產(chǎn)品上市時(shí)間短等優(yōu)點(diǎn)。Goetting補(bǔ)充說(shuō)：“作為標(biāo)準(zhǔn)產(chǎn)品，F(xiàn)PGA推出時(shí)已經(jīng)過(guò)全面測(cè)試，可以正常發(fā)揮作用，因?yàn)镕PGA供應(yīng)商已經(jīng)解決了物理設(shè)計(jì)、驗(yàn)證和特性描述等問(wèn)題�！盭ilinx為邏輯、DSP和嵌入式處理器件提供集成設(shè)計(jì)和調(diào)試工具，此外還為第三方工具提供接口。

根據(jù)供應(yīng)商的不同，對(duì)FPGA進(jìn)行編程的軟件在內(nèi)容和增值特性（如編譯和編輯工具）方面互有差異。NI的Raether強(qiáng)調(diào)指出，熟練使用上述工具要求多年的經(jīng)驗(yàn)和培訓(xùn)。他說(shuō)：“某些更高級(jí)工具正逐漸進(jìn)入市場(chǎng)，不過(guò)需要很好地了解FPGA的內(nèi)部機(jī)制才能使用好這些工具。”VHDL (極[高速]硬件描述語(yǔ)言)是最常用的開(kāi)發(fā)語(yǔ)言。Raether表示，NI的LabView軟件可將器件的內(nèi)部運(yùn)行機(jī)制完全抽象出來(lái)，它是目前唯一實(shí)現(xiàn)此功能的軟件。該軟件可通過(guò)圖形化開(kāi)發(fā)環(huán)境對(duì)可編程自動(dòng)化控制器中的FPGA進(jìn)行編程。

挑戰(zhàn)混合解決方案
FPGA也面臨著挑戰(zhàn)。Xilinx指出，高密度芯片的靜態(tài)功耗和尺寸限制就是FPGA的問(wèn)題，因?yàn)榭删幊痰男酒�需要更多晶體管來(lái)執(zhí)行邏輯功能。盡管FPGA工藝已經(jīng)向新式的更小型工藝技術(shù)發(fā)展，但工藝級(jí)、電路級(jí)和架構(gòu)級(jí)創(chuàng)新似乎日益受到功耗問(wèn)題的約束。Goetting指出，舉例來(lái)說(shuō)，Xilinx通過(guò)采用三氧化物技術(shù)和集成式平臺(tái)功能，將其90nm的Virtex-4系列產(chǎn)品的功耗相對(duì)于130nm的處理器降低了一半。

National Instruments的Raether指出，F(xiàn)PGA開(kāi)發(fā)還面臨著一些問(wèn)題，如開(kāi)發(fā)時(shí)間，行業(yè)規(guī)范的兼容性，以及在電路板和封裝設(shè)計(jì)方面分配適當(dāng)?shù)拈_(kāi)發(fā)資源。類(lèi)似NI CompactRIO （見(jiàn)照片）的器件中集成了一塊FPGA來(lái)幫助實(shí)現(xiàn)產(chǎn)品開(kāi)發(fā)。

GE Fanuc的Reed對(duì)專(zhuān)用標(biāo)準(zhǔn)產(chǎn)品(ASSP)組件很感興趣，這些組件衍生自不同的傳統(tǒng)ASIC設(shè)計(jì)。GE Fanuc以可用的IP (知識(shí)產(chǎn)權(quán))核用于FPGA，以提高其工作效率；廠商用相同的技術(shù)推出標(biāo)準(zhǔn)組件的諸多修改版，以適應(yīng)眾多較小的市場(chǎng)領(lǐng)域。Reed總結(jié)說(shuō)：“我們可以推出嵌入式處理器，更好地搭配組合所需的功能，而且不必為我們不需要的功能付費(fèi)，這是因?yàn)镮P核可以重復(fù)使用，我們可將這些IP核快速搭配，制成標(biāo)準(zhǔn)組件�！�