Cadence設計系統公司最近宣布，新一代的Cadence Allegro系統互連設計平臺優化并加速了高性能高密度的互連設計。 Cadence介紹說，Allegro平臺提供了支持新一代聯合設計方法的設計和分析工具。新一代的聯合設計方法促進了貫穿整個系統設計鏈的互相協作。電子產品制造商將受益于Allegro平臺，實現在IC設計領域、封裝和PCB設計之間的設計迭代最小化的功能。這個新平臺提供了一個公用的貫穿于設計前端，信號完整性和電源完整性分析的約束驅動流程。該平臺全面致力于系統互連的功能。以這一新的聯合設計方法為例來看，Cadence正引入使用PCI Express設計鏈的硅成套設計工具全新解決方案。 “我們的IC和系統客戶的反饋已經清楚地說明，存在于當今復雜IC之間的系統互連設計是一個主要的瓶頸，它推遲了產品上市的時間。Allegro平臺針對上述問題提供了一個優化的高性能解決方案，它能顯著地節省時間和成本�！� 
    Cadence 設計系統公司執行副總裁兼總經理萊維·列夫(Lavi Lev)說：“結合了Cadence Virtuoso和Encounter平臺的功能，Allegro平臺能使半導體和系統領域的客戶克服設計鏈協作和高速系統互連設計中內在的挑戰。” 虛擬的系統互連聯合設計方法 “系統互連”一詞是指信號邏輯的，物理的和電的互連，它與反饋路徑和電源供電系統相關聯。信號穿行于不同的IC輸入/輸出緩沖器之間，跨越芯片的緩沖管腳，封裝襯底，連接器和PCB系統互連線的設計和分析應用常常貫穿于IC、IC封裝和PCB三個不同制作過程。 Allegro平臺提供了一個先進的聯合設計方法，它提供了貫穿于全部三個制造過程的設計，建模和系統互連分析。該方法運用系統互連，包括了詳細的說明，探查，設計，實現，驗證，制造和糾錯。該設計方法的核心是被Cadence定義為虛擬系統互連(VSIC)模式，它描述了整個互連的過程。VSIC模式被用來捕捉最初的設計意圖，充分考慮到整個設計過程中各種不同的互連組件功能的實現。通過VSIC模式，工程師們能夠在整個設計的前后過程中設計和實現系統互聯的每一部分。 Allegro聯合設計平臺鏈接IC和封裝 在系統互連設計中至關重要的鏈接缺失存在于IC和封裝之間。Allegro Package Designer和Allegro Package SI新技術支持IC緩沖陣列和芯片管腳設計以及分析的能力，它考慮到了輸入/輸出緩沖器的位置，封裝技術規則和電性能的目標。Allegro Package Designer也支持一個工程變化的工藝，它確保IC和封裝的界面在兩個設計領域中完全一樣，這就避免了掩膜反復重新生成的風險。 芯片的封裝，以及他們面向的片上系統和封裝系統，要求越來越高的集成度，迫切需要面向貫穿整個設計鏈的系統互連聯合設計和分析。ChipPAC設計和分析的副經理布雷特·澤漢(Bret Zahn)表示，ChipPAC的封裝技術和有關增強的半導體解決方案受益于Cadence Allegro平臺，這是因為它支持貫穿于IC、封裝和PCB整個系統互連過程的快速實現，建模和分析，可以節省時間和成本。 據介紹，Allegro平臺集合了所有現有的Cadence面向IC封裝和PCB設計的技術，其中包括Allegro PCB SI一個，集成的為工程師創造復雜數字PCB系統和IC封裝設計的高速設計和分析環境。該平臺還包括一個通用的約束管理系統，貫穿于層次化原理圖設計輸入，高速的設計和分析，以及世界領先的IC封裝和PCB布線系統。 PCI Express設計鏈加速了獲益時間 Cadence表示，Allegro平臺將會給電子工業帶來許多益處。其中一個受益領域就是PCI Express技術解決方案的開發。PCI Express設計鏈是一個面向基于Allegro系統互連平臺采用VSIC模式實現PCB設計的方法。它將被系統公司用作一個設計的起點，當實際的PCB互連實現之后，它會更精確。通過與IC和系統客戶之間的緊密協作，Cadence將會建立起IC供應商和系統客戶之間的設計鏈協作。 Altera公司的技術服務副主管文斯·胡(Vince Hu)表示，直到現在，EDA的解決方案缺少支持IC、封裝和PCB設計團隊之間協作的能力。Cadence Allegro平臺致力于解決這些聯合設計所面臨的問題，它將加速我們共同的客戶使用PCI Express系統互連和Altera FPGA設備來成功實現設計。 該設計鏈也支持面向特殊IC的嵌入式硅成套設計。由于這一便利，客戶可以應用Intel的下一代芯片組進行設計，如Altera的Stratix GX FPGA和Cadence Services PCI Express Serdes。