數字集成電路前端設計就業培訓班 |
||||||||||||||||||
 課程目標 |
||||||||||||||||||
通過本課程的學習，使學員在掌握數字集成電路設計的基本要領，熟悉操作系統和硬件描述語言HDL,熟練使用邏輯綜合仿真工具和仿真工具，并學會IC設計公司的團隊分工與合作，相當于一年以上的數字電路設計水平和經驗。 |
||||||||||||||||||
| 培養對象 |
||||||||||||||||||
1.理工科背景，有志于數字集成電路設計工作的學生和轉行人員； ★ 可以通過培訓快速進去進入IC行業的專業：
|
||||||||||||||||||
| 就業服務 |
||||||||||||||||||
面試筆試題詳細講解 簡歷打磨 模擬面試 公司內部推薦（部分公司直接安排面試）,秉承16年積累的企業客戶合作人脈，2000多家企業和曙海建立了長期人才合作關系，若企業有用人需求，我們可以直接內推。 未來職業規劃 |
||||||||||||||||||
| 授課方式 |
||||||||||||||||||
在線直播授課+服務器登錄實訓，也可以線下現場培訓。 督導老師每天跟蹤學習情況，充分調動你的學習激情。 每天有資深的IC老司機帶著你學習做項目， 你唯一需要保障的只是時間和堅持。 |
||||||||||||||||||
| 教學優勢 |
||||||||||||||||||
曙海教育的數字集成電路設計課程培養了大批受企業歡迎的工程師。大批企業和曙海 本課程，秉承16年積累的教學品質，以IC項目實現為導向,老師將會與您分享數字芯片設計的全流程以及Synopsy和Cadence公司EDA工具的綜合使用經驗、技巧。 本課程，以實戰貫穿始終，讓您絕對受益匪淺！ |
||||||||||||||||||
| 入學要求 |
||||||||||||||||||
學員學習本課程應具備下列基礎知識： |
||||||||||||||||||
| 上課時間 |
||||||||||||||||||
| 近開課時間：2020年11月30日 | ||||||||||||||||||
| 質量保障 |
||||||||||||||||||
| ☆注重質量 ☆邊講邊練 ☆合格學員免費推薦工作 專注高端培訓17年，曙海提供的課程得到本行業的廣泛認可，學員的能力 得到大家的認同，受到用人單位的廣泛贊譽。 |
||||||||||||||||||
| 師資團隊 |
||||||||||||||||||
| 【趙老師】 大規模集成電路設計專家，10多年超大規模電路SOC芯片設計和版圖設計經驗，參與過DSP、GPU、DTV、WIFI、手機芯片、物聯網芯片等芯片的研發。精通CMOS工藝流程、版圖設計和布局布線，精通SOC芯片 設計和版圖設計的各種EDA工具（如：DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura），具有豐富的SOC芯片設計、驗證、DFT、PD、流片經驗。 熟練掌握版圖設計規則并進行驗證及修改；熟練掌握Unix/Linux操作系統；熟悉CMOS設計規則、物理設計以及芯片的生產流程與封裝。 【王老師】 資深IC工程師，十幾年集成電路IC設計經驗，精通chip的規劃、數字layout、analog layout和特殊電路layout。先后主持和參與了近三百顆CHIP的設計與版圖Layout工作,含MCU芯片、DSP芯片、LED芯片、視頻芯片、GPU芯片、通信芯片、LCD芯片、網絡芯片、手機芯片等等。 從事過DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多種制程analog&digital的電路IC設計， 熟練掌握1.8V，3.3V,5V,18V,25V，40V等各種高低壓混合電路的IC設計。 【張老師】 從事數字集成電路設計10余年，精通CMOS工藝流程、版圖設計和布局布線，精通VERILOG,VHDL語言， 擅長芯片前端設計和復雜項目實施的規劃管理，其領導開發的芯片已成功應用于數個國際知名芯片廠商之產品中。豐富的芯片開發經驗，對于現今主流工藝下的同步數字芯片設計技術和流程有良好把握。長期專注于內存控制器等產品的研發，擁有數顆規模超過百萬門的數字芯片成功流片經驗. ★更多師資力量請見曙海師資團隊。 |
||||||||||||||||||
◆ 本課程實戰演練使用Synopsys公司的DC,PT等工具， ◆ 免費、無保留贈送，教學過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法，而且還贈送已經在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具（這套工具非常珍貴，費了老師很多心血才全部安裝好），讓您隨時隨地，打開電腦就能進行芯片的設計和練習！ |
||||||||||||||||||
| 質量保障 |
||||||||||||||||||
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽； |
||||||||||||||||||
| 數字集成電路前端設計培訓班 |
||||||||||||||||||
第一階段 |
||||||||||||||||||
1. Unix/Linux操作系統使用 重點講解數字電路設計的綜合技術的基本概念，綜合流程和工程經驗，使學員掌握基于synopsys DC的綜合技巧。
內容包括：
綜合機理的分析；組合電路和時序電路實現規則和實例分析；基于tcl綜合的流程,優化處理和調試技術；綜合處理與后端流程的聯系；可綜合代碼技術；需深入研究的內容；LPC 接口模塊綜合實驗
ASIC DFT技術
介紹可測試設計技術，使學員掌握基于Synopsys DFT 的可測性電路設計方法
內容包括：
背景分析；組合電路和時序電路的測試；可測試設計；需深入研究的內容；DFT compile 使用(基于TCL的可測試性設計流程)；LPC接口模塊DFT實驗
ASIC 靜態時序分析技術
介紹靜態時序分析技術；使學員掌握基于Synopsysy PrimeTime的靜態時序分析技術。
內容包括：
背景分析；電路時序分析的基礎內容；工具的使用；靜態時序分析模式選擇；注意事項及需深入研究的內容；LPC接口模塊實驗
一致性驗證（Formal）技術介紹
介紹一致性驗證技術，使學員了解基于Synopsys Formality 的一致性驗證方法
內容包括：
背景分析；工具的使用介紹
22.形式驗證技術。基于Formality的形式驗證方法、基于匹配策略的形式驗證技術、基于TCL的形式驗證過程。 23、功耗控制技術?；赑rimePower的功耗分析技術，基于Power Compiler的時鐘門控技術、基于數字單元庫的功耗分析方法、基于TCL的功耗分析等多種功耗分析方法和時鐘門控技術的實現。 24、LAYOUT設計流程?；贏STRO的芯片Layout技術及基于SPEF反標提取的PostLayout相關數字流程，包含在PostLayout中的網表提取、參數提取、形式驗證、靜態實現驗證、門級功能仿真、功耗分析，以及Layout驗證（DRC、LVS）等技巧。 25、UWB項目開發過程中的各種電路優化手段。 27、VLSI系統的設計方法學。時序分析法、基于Snopsys EDA Tools Chain實現的完整ASIC設計流程、數字設計庫的介紹，分析、創建，及使用。 28、編碼及仿真技巧。編碼規范、RTL驗證仿真技術、門級仿真技術。 29、ASIC設計流程的高級話題。例如跨時鐘域信號的處理，同步撫慰電路設計及相關流程處理等設計技巧。 |
||||||||||||||||||
第二階段 |
||||||||||||||||||
|
加入高級會員獲得助教答疑
